В рамках 3-нм техпроцесса Intel может заметно опередить конкурентов по плотности размещения транзисторов

[Ippolitovich]

Единая классификация литографических норм в полупроводниковой отрасли отсутствует, а это позволяет участникам рынка произвольно относить тот или иной техпроцесс к определённому классу. Intel, например, заявляет, что её 10-нм техпроцесс по своим геометрическим характеристикам эквивалентен 7-нм техпроцессу TSMC. В случае с 3-нм технологией превосходство Intel по плотности размещения транзисторов по сравнению с Samsung окажется троекратным.

 

К подобному выводу приходит в одной из своих аналитических статей президент DigiTimes Asia Колли Хуанг (Colley Hwang), рассуждающий о конкурентных преимуществах компании TSMC. В рамках 10-нм технологии, как поясняет автор, TSMC и Samsung обеспечивали сопоставимую плотность размещения транзисторов, в районе 52‒53 млн штук на квадратный миллиметр площади кристалла. Intel при этом была заметно впереди, обеспечивая плотность транзисторов до 106 млн штук на квадратный миллиметр. Фактически, показатели Intel для 10-нм техпроцесса превосходили характеристики 7-нм технологии TSMC (97 млн) и Samsung (95 млн). Ожидается, что в рамках 7-нм технологии Intel достигнет плотности размещения транзисторов в 180 млн штук на квадратный миллиметр.

 

Следующим шагом станет 5-нм технология, где Intel рассчитывает увеличить плотность до 300 млн транзисторов на квадратный миллиметр, а TSMC уже ушла в отрыв от Samsung, предложив плотность 173 млн транзисторов на квадратный миллиметр против 127 млн штук у корейского конкурента. Техпроцесс 3 нм примечателен тем, что Samsung при его освоении рассчитывает добиться плотности размещения транзисторов в 170 млн штук на квадратный миллиметр, а Intel превысит этот барьер ещё в рамках 7-нм технологии. По сути, сопоставимыми геометрическими характеристиками будут обладать 7-нм техпроцесс Intel, 5-нм техпроцесс TSMC и 3-нм техпроцесс Samsung.

 

 

Возвращаясь к характеристикам 3-нм техпроцесса, следует отметить, что у Intel он обеспечит плотность размещения транзисторов до 520 млн штук на квадратный миллиметр — такого уровня TSMC не достигнет даже в рамках 2-нм технологии, если верить прогнозам президента DigiTimes Asia. Проблема заключается в том, что цифровое обозначение техпроцесса в современных условиях не даёт внятного представления о его характеристиках. В компании Intel эту проблему уже осознали, а потому процессорный гигант может в обозримом будущем предложить обновлённую систему обозначений своих литографических норм. Нельзя исключать, что о проведении своеобразной «литографической деноминации» представители Intel расскажут в рамках профильного мероприятия, которое намечено на 26 июля.